三星公布 HBM5 / zHBM 路线图：存储直接堆上处理器，目标性能 8 倍提升
AI 算力竞赛已经卷到了存储层。9 月 1 日，三星在 SEMICON Taiwan 2026 上披露了下一代存储技术路线图，一口气亮出 HBM5、zHBM 与 zNAND-O 三张底牌。如果说 HBM 是过去两年 AI 芯片的「显学」，那么三星这次展示的，是未来五年高带宽存储的演进全貌。
HBM5：把 HBM4E 的性能天花板再翻一倍
作为最接近量产的下一代产品，HBM5 的各项指标相当具体。性能目标为 HBM4E 的 2 倍，单瓦性能提升 20%，热阻降低 20%——三项数字分别对应 AI 加速器最敏感的三个痛点：带宽、能效、散热。
制程层面的升级同样关键：基础芯片（base die）从 4nm 升级至 2nm，这意味着支撑堆叠的底层电路可以集成更多逻辑、承载更高 I/O 速度，为「性能翻倍」提供物理基础。在堆叠方案上，HBM5 提供 12/16/20 层 DRAM 三种规格，给不同功耗与容量需求的加速器留出了选择空间。量产时间锚定在 2028 年前后，与下一代旗舰 AI 芯片的迭代节奏基本同步。
值得关注的是，HBM5 的「性能翻倍 + 单瓦提升 20%」组合，本质上是在回答一个行业难题：AI 加速器的算力每代都在增长，但存储带宽与功耗墙的约束越来越紧。HBM5 的思路不是单纯堆带宽，而是在带宽、能效、散热三个维度同步推进——这也是它敢于把热阻目标直接砍掉五分之一的原因。
zHBM：把存储「种」在处理器头顶
如果说 HBM5 是沿着既有技术路线的稳步进化，那么 zHBM 就是一次架构级的「掀桌子」。三星提出的 zHBM 采用全新架构，将存储直接堆叠于处理器顶部，彻底重构芯片与存储之间的物理连接方式。
这种「垂直堆叠」带来的收益是惊人的：目标性能达 HBM4E 的 8 倍，单瓦性能提升至 3 倍，热阻降幅高达 75%-90%。8 倍性能意味着处理器与存储之间的数据搬运距离被大幅缩短，信号传输损耗显著下降；75%-90% 的热阻降幅，则直击当前 HBM 堆叠最头疼的散热难题——存储层数越多，芯片顶部积热越严重，而 zHBM 通过缩短物理路径从根源上缓解了这一问题。
当然，高收益对应高难度。zHBM 的制造工艺涉及存储与逻辑芯片的异质集成，对封装精度、热管理、良率控制都提出远超 HBM 的要求，因此三星将推出时间定在 2029 年之后。可以预见，zHBM 一旦落地，将深刻改变 AI 加速器的设计范式——芯片厂商不再需要为「存储放哪里」纠结，而是直接在一颗芯片里完成计算与存储的垂直融合。
zNAND-O：密度 10 倍、效率 7 倍的「存储变种」
除了面向 AI 加速器的 HBM 系列，三星还披露了 zNAND-O 的进展：2028 年开始送样，密度达 DRAM 的 10 倍，读取带宽和功耗效率达 NAND 的 7 倍。
zNAND-O 的定位是介于 DRAM 与 NAND 之间的「中间态存储」：既有接近 DRAM 的读取性能，又有接近 NAND 的容量密度与成本优势。对于需要海量数据快速读取的场景——比如大模型训练时的检查点加载、向量数据库的检索层——这种特性极具吸引力。2028 年送样意味着它有望在下一代 AI 基础设施中占据一席之地。
CUBE 战略：容量、利用率、带宽、效率四维并举
把 HBM5、zHBM、zNAND-O 放在一起看，三星的技术布局并非零散的产品迭代，而是有明确框架的体系化推进。三星将其总结为 CUBE 战略框架：C（Capacity，容量）、U（Utilization，利用率）、B（Bandwidth，带宽）、E（Efficiency，效率）四维并举。
这套框架的逻辑在于：AI 时代的存储瓶颈从来不是单一维度。模型参数膨胀需要更大的容量，但容量上去了利用率跟不上就是浪费；带宽决定数据能否喂饱算力，但带宽提升又带来功耗与散热压力。三星的 CUBE 框架承认这些维度相互牵制，因此每一项技术都试图同时改善多个指标——HBM5 兼顾带宽与热阻，zHBM 同时拉高性能与能效，zNAND-O 则在密度与功耗效率之间找平衡。
行业背景：HBM 需求正在「挤走」传统 DRAM
三星高调发布路线图的时机，与存储行业的宏观变化密切相关。AI 加速器算力的持续扩张，带来的是对高带宽存储的饥渴式需求：每颗旗舰 AI 芯片都要配数十 GB 甚至上百 GB 的 HBM，而 HBM 的产能又大量占用先进 DRAM 的晶圆与封装资源。其结果是，HBM 需求正在系统性排挤传统 DRAM 供给——消费级 DRAM 价格上行、供应趋紧，与 AI 存储的爆发形成鲜明对比。
对产业链而言，这意味着两个判断值得记下：其一，存储行业的价值重心正在从「容量为王」转向「带宽与效率为王」，谁掌握高带宽堆叠与先进封装能力，谁就掌握定价权；其二，三星以 HBM5（2028）→ zHBM（2029 后）→ zNAND-O（2028 送样）构建的三条技术线，本质上是在为 AI 存储的「后 HBM 时代」提前卡位。
结语
三星在 SEMICON Taiwan 2026 上公布的这份路线图，信息量远超一次常规的技术展示。HBM5 的 2 倍性能、2nm 基础芯片与 20 层堆叠，zHBM 的 8 倍性能与 75%-90% 热阻降幅，zNAND-O 的 10 倍密度——每一项数据背后，都是对 AI 存储瓶颈的一次正面回应。当算力扩张的速度持续快于存储供给时，谁能在带宽、散热、效率之间找到最优解，谁就将定义下一代 AI 硬件的基础设施形态。三星已经亮出了它的答案，接下来要看对手如何接招。
本文仅代表作者个人观点（仅供参考） 来源：创客OPC原创整理
